# (19)日本国特許庁(JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号

# 特開平9-51480

(43)公開日 平成9年(1997)2月18日

(51) Int.Cl. <sup>6</sup>		識別記号	<b>庁内整理番号</b>	FΙ		技術表示箇所
H 0 4 N	5/335			H 0 4 N 5/335	P	
H01L 2	27/146			H01L 27/14	Α	

#### 審査請求 未請求 請求項の数5 FD (全 12 頁)


(21)出願番号	特願平7-221048	(71)出願人	000004112		
			株式会社ニコン		
(22)出願日	平成7年(1995)8月7日		東京都千代田区丸の内3丁目2番3号		
		(72)発明者	米山 寿一		
			東京都千代田区丸ノ内3丁目2番3号 株		
			式会社ニコン内		
		(74)代理人	弁理士 池内 義明		

### (54) 【発明の名称】 固体撮像装置

#### (57)【要約】

【課題】 固体撮像装置の全画素をリセットする場合の 過大なラッシュ電流を防止する。

【解決手段】 光電変換を行なう複数の画素1と、複数の画素1を順次選択する走査回路5,9を有する固体撮像装置において、走査回路として複数の回路段の出力をほぼ同時に所定の論理状態に設定可能なシフトレジスタを備えたものを使用し、画素1として受光素子PDと該受光素子PDに蓄積された信号電荷を増幅する増幅素子QAを備えたものを使用する。走査回路5のシフトレジスタの複数の回路段の出力を前記所定の論理状態に設定して複数の画素1を選択し、選択した複数の画素1において増幅素子QAをカットオフした状態で受光素子PDの電荷をリセットする。



#### 【特許請求の範囲】

【請求項1】 光電変換を行なう複数の画素と、前記複 数の画素を順次選択して読み出すための走査回路を具備 する固体撮像装置において、

前記走査回路は、複数の回路段が継続接続されて構成さ れ所定の制御信号の入力に応じて前記複数の回路段の出 力をほぼ同時に所定の論理状態に設定可能なシフトレジ スタを備え、

前記画素は各々少なくとも光信号に応じた信号電荷を蓄 積する受光素子と、該受光素子に蓄積された信号電荷を 増幅する増幅素子とを備え、かつ前記走査回路のシフト レジスタの複数の回路段の出力を前記所定の論理状態に 設定することによって複数の画素を選択するとともに、 選択した複数の画素において前記増幅素子をカットオフ した状態で前記受光素子の電荷をリセットすることによ りリセット時のラッシュ電流を低減したことを特徴とす る固体撮像装置。

【請求項2】 前記各々の画素は、さらに、前記受光素 子に蓄積された信号電荷を前記増幅素子の制御電極に転 送する転送素子と、前記増幅素子の制御電極の電荷をリ セットするリセット素子とを具備し、前記転送素子およ び前記リセット素子を共にオンとして受光素子の電荷を リセットすることを特徴とする請求項1に記載の固体撮 像装置。

【請求項3】 さらに、前記転送素子およびリセット素 子を共にオンとして受光素子の電荷をリセットする際 に、前記増幅素子にバイアス電圧を印加して前記増幅素 子をカットオフ状態に保持するためのバイアス電圧印加 手段を含むことを特徴とする請求項2に記載の固体撮像 装置。

【請求項4】 行および列方向に2次元状に配置され各 々光信号に応じた信号電荷を蓄積し増幅する増幅型光電 変換手段からなる複数の画素と、列方向に配列された各 画素の出力端子を共通に接続した各列ライン毎に設けら れた定電流回路と、前記画素を選択駆動する水平及び垂 直各走査回路とを有する固体撮像装置において、

前記垂直走査回路は複数の回路段が継続接続されて構成 され所定の制御信号の入力に応じて前記複数の回路段の 出力をほぼ同時に所定の論理状態に設定可能なシフトレ ジスタを備え、

前記画素は各々、光信号に応じた信号電荷を蓄積する受 光素子と、該受光素子に蓄積された信号電荷を増幅する 増幅素子と、前記受光素子に蓄積された信号電荷を前記 増幅素子の制御電極に転送する転送素子と、前記増幅素 子の制御電極の電荷をリセットするリセット素子とを具 備し、各行の画素の転送素子の制御電極は共通に対応す る行ラインに接続され、各行の行ラインは前記垂直走査 回路の対応回路段に接続され、すべての画素のリセット 素子の制御電極は共通にリセット制御信号入力端子に接 続され、かつ前記垂直走査回路のシフトレジスタの複数 50 関する。

の回路段の出力を前記所定の論理状態に設定することに よって前記各行ラインを介してすべての転送素子をオン とし、かつ前記リセット制御信号をすべての画素のリセ ット素子に加えることによって全画素のリセット素子を オンとし、受光素子の電荷を転送素子およびリセット素 子を介してリセットするとともに、このリセットの際に オンとなったリセット素子を介して増幅素子の制御電極 に該増幅素子をカットオフ状態とする電圧を印加するこ とにより、リセット時のラッシュ電流を低減したことを 特徴とする固体撮像装置。

【請求項5】 行および列方向に2次元状に配置され各 々光信号に応じた信号電荷を蓄積し増幅する増幅型光電 変換手段からなる複数の画素と、列方向に配列された各 画素の出力端子を共通に接続した各列ライン毎に設けら れた定電流回路と、前記画素を選択駆動する水平及び垂 直各走査回路とを有する固体撮像装置において、

前記垂直走査回路は複数の回路段が継続接続されて構成 され所定の制御信号の入力に応じて前記複数の回路段の 出力をほぼ同時に所定の論理状態に設定可能なシフトレ 20 ジスタを備え、

前記画素は各々、光信号に応じた信号電荷を蓄積する受 光素子と、該受光素子に蓄積された信号電荷を増幅する 増幅素子と、前記受光素子に蓄積された信号電荷を前記 増幅素子の制御電極に転送する転送素子と、前記増幅素 子の制御電極の電荷をリセットするリセット素子とを具 備し、各行の画素の転送素子の制御電極は共通に対応す る行ラインに接続され、各行の行ラインは前記垂直走査 回路の対応回路段に接続され、すべての画素のリセット 素子の制御電極は共通にリセット制御信号入力端子に接 30 続され、

各列ラインは、各列ラインに接続された画素の増幅素子 をカットオフ状態にするために各列ラインを介して増幅 素子にバイアス電圧を印加する手段を備え、かつ前記垂 直走査回路のシフトレジスタの複数の回路段の出力を前 記所定の論理状態に設定することによって前記各行ライ ンを介してすべての転送素子をオンとし、かつ前記リセ ット制御信号をすべての画素のリセット素子に加えるこ とによって全画素のリセット素子をオンとし、受光素子 の電荷を転送素子およびリセット素子を介してリセット 40 するとともに、このリセットの際に前記バイアス電圧印 加手段によって全画素の増幅素子をカットオフ状態とす ることにより、リセット時のラッシュ電流を低減したこ とを特徴とする固体撮像装置。

#### 【発明の詳細な説明】

### [0001]

【発明の属する技術分野】本発明は、固体撮像装置に関 し、例えば電子スチルカメラなどに使用され、全画素の 瞬時的なリセットが可能でありしかもリセット時のラッ シュ電流を大幅に低減することができる固体撮像装置に

#### [0002]

【従来の技術】図6は、従来の固体撮像装置の概略の構 成を示し、2次元のイメージセンサの例を示している。 同図の装置は、説明の簡略化のため3行×3列の画素構 成としている。また、図面では各素子の参照符号に添字 が付されているが、説明の簡略化のため同じ種類の素子 を代表して表現する場合には添字は省略することがあ

【0003】図6の装置では各画素としては、増幅型受 光素子の例として静電誘導トランジスタ(SIT)を使 用している。すなわち、各画素を構成する静電誘導トラ ンジスタQS11, QS12, QS13, QS21, Q S22, QS23, QS31, QS32, QS33563 行×3列のマトリクス状に配置されている。

【0004】また、各列の画素を行ごとに順次選択する ための垂直走査回路VSRが設けられている。すなわ ち、マトリクス状に配置された画素のうち各行方向に配 置された静電誘導トランジスタのゲートが共通にそれぞ れの行ラインGV1、GV2、GV3を介して垂直走査 回路VSRのシフトレジスタの各回路段に接続されてい 20 択された行においてはそのゲート電圧に所定の選択電圧 る。例えば静電誘導トランジスタQS11,QS12, OS13のゲートは共に行ラインGV1を介して垂直走 査回路VSRに接続され、各静電誘導トランジスタQS 21, QS22, QS23のゲートは行ラインGV2を 介して垂直走査回路VSRに接続されている。垂直走査 回路VSRは、初期化信号

「NTVの印加によって全 回路段がリセットまたはプリセットされて全ての行ライ ンGV1、GV2、GV3を選択状態にすることができ るのである。

【0005】また、各列の画素の静電誘導トランジスタ 30 のソースはその列の列ラインLV1、LV2、LV3に 共通に接続され、各列ラインは定電流源CSVを介して 所定の電源 V E E に接続されている。各定電流源 C S V は各画素からの信号読み出し時に各画素の静電誘導トラ ンジスタOSの負荷となるものである。各画素の静電誘 導トランジスタOSのドレインは共通に所定の電源VD Dに接続されている。各列ラインLV1, LV2, LV 3の一端はそれぞれの列ラインをリセットするための垂 直リセット用トランジスタQRSTV1,QRSTV 2, QRSTV3を介して接地されている。各々の垂直 リセット用トランジスタには後に説明する垂直読み出し 線用リセット信号

o

R

S

T

V

が供給されている。

【0006】各列ラインLV1, LV2, LV3の他端 はそれぞれの転送用スイッチOT1、OT2、OT3を 介してそれぞれの水平出力用トランジスタQH1, QH 2, QH3のドレインに接続されている。各水平出力用 トランジスタのソースは共通の水平出力線HOUTに接 続され、該水平出力線HOUTは撮像信号を外部に供給 するためのビデオ出力端子に接続されている。また、各 転送用トランジスタQT1,QT2,QT3のソースは 50 が順次高レベルとなって画素が1行ずつ順次選択され

それぞれの容量 СТ1, СТ2, СТ3を介して接地さ れている。

【0007】各列の転送用トランジスタQT1,QT 2, QT3のゲートは共通に接続され転送パルスφTが 供給される。また、水平読み出しトランジスタQH1~ QH3のゲートは水平走査回路HSRの各回路段に接続 されている。水平走査回路HSRも、前記垂直走査回路 VSRと同様に、シフトレジスタを備え、該シフトレジ スタは水平初期化信号
øINTHにより全回路段のセッ トまたはリセットが可能なものが使用される。

【0008】図6の固体撮像装置は、例えば電子スチル カメラに使用された場合には、所定の露光時間の経過後 に、垂直走査回路VSRに垂直スタート信号 φSTVを 加え、かつ垂直シフト用クロック信号 φ C K V を加える ことにより、垂直走査回路VSRのシフトレジスタが順 次前記スタート信号  $\phi$  S T V を各回路段にシフトするよ う動作する。これによって、各行ラインGV1, GV 2, GV3が順次選択される。各静電誘導トランジスタ OSには入射光に応じた信号電荷が蓄積されており、選 が加えられることによって該静電誘導トランジスタがソ ースフォロアとして動作し蓄積された電荷に対応する電 圧を各列ラインLVに出力する。すなわち、選択された 行の静電誘導トランジスタOSからの信号が同時に各乗 直読み出し線LVに出力される。

【0009】そして、このとき転送信号

のTにより各列 の転送トランジスタQTを導通させて信号電荷を容量C T1, CT2, CT3に充電した後にQTを遮断し、垂 直走査回路HSRにより順次水平読み出しトランジスタ QHをオンとして各列ごとの信号が水平出力線HOUT に出力される。

【0010】ところで、このような固体撮像装置が、例 えば電子スチルカメラに使用された場合には、シャッタ を押した瞬間に全画素のリセットを行なった後被写体画 像の撮像が行なわれる。図6の固体撮像装置においては 全画素のリセットは次のようにして行なわれる。

【0011】すなわち、垂直走査回路VSRは、シフト レジスタを含み、初期化信号φΙΝΤV、クロック信号 φCKV、走査開始信号φSTVで制御される。初期化 40 信号φ I N T V とφ S T V をハイにすると垂直走査回路 VSRの全回路段がプリセットされて全ての行ラインG V1、GV2、GV3がハイになり、全ての画素が選択 状態になる。これに対し、初期化信号φINTVをハイ にし、走査開始信号 ø S T V をローにすると垂直走査回 路VSRの各回路段がリセットされ、全画素が非選択状 態になる。初期化信号 φ INTVをローにすると垂直走 査回路VSRが通常のシフト動作を開始し、スタート信 号φSTVがハイになった時点からクロック信号φCK Vが入るたびに順次各行ラインGV1、GV2、GV3

る。

【0012】そして、図6の固体撮像装置において全画 素のリセットを行なうためには、まず垂直読み出し専用 リセット信号

のRSTVをハイにして、各列の垂直リセ ット用トランジスタQRSTV1~3をオンとし、各列 ラインLV1, LV2, LV3をグランドに接続する。 【0013】次に、垂直走査回路VSRの前記初期化信 号
ø INTVと
走査開始信号
ø STVを
共にハイにして 垂直走査回路VSRの各回路段をプリセット状態にす る。これによって各行ラインGV1、GV2、GV3が 共にハイレベルとなって全画素の選択状態となる。この 場合の各行ラインGV1、GV2、GV3のハイレベル の電圧、すなわち制御信号 の S R 1 ~ 3 の電圧は、静電 誘導トランジスタQS11~33のリセット用電圧VR STPとなるよう設定される。

【0014】これによって、周知のように、各静電誘導 トランジスタOS11~OS33のゲート電極下部に反 転層が形成されて該静電誘導トランジスタQS11~3 3のソース・ドレイン間にチャネルができ、ゲートに充 行なわれる。このとき各画素の静電誘導トランジスタQ S11~QS33にはリセットによる残存電荷の流出に よる電流が同時に流れる。

## [0015]

【発明が解決しようとする課題】このように、従来の増 幅型撮像素子を有する固体撮像装置においては、全画素 のリセットを行なう場合には、全画素を同時に選択する ことにより、増幅手段を含む画素部を一体としてリセッ トを行なっていた。このため、リセット時に、各画素内 の増幅手段も全て同時にオンになって、全増幅手段の電 30 流が一斉に流れるようになっていた。このときの電流を ラッシュ電流と言うが、個々の画素のラッシュ電流は小 さくとも、全画素が同時にオンとなるため撮像装置全体 では大きなラッシュ電流が流れる。

【0016】例えば各画素のラッシュ電流が数マイクロ アンペアであるとしても、画素数が100万画素の場合 には、撮像装置全体では数アンペアに達する。固体撮像 装置のチップ内に数アンペアに達する電流が流れると、 エレクトロマイグレーションによる信頼性の低下が問題 になり、またチップ内の各部分の寄生インピーダンスに よりチップ内各部分の電圧が所定の電圧範囲におさまり きらず、チップが固体撮像装置として期待した性能を発 揮できず、あるいはラッシュ電流による誤動作などを生 じる恐れもあった。

【0017】したがって、本発明の目的は、このような 従来の装置における問題点に鑑み、増幅型の画素を使用 した固体撮像装置において、リセット時の過大なラッシ ュ電流を防止し、固体撮像装置のチップ全体が所定の性 能を発揮できるようにすると共に、固体撮像装置の信頼 性の低下をも的確に防止できるようにすることにある。

6

#### [0018]

【課題を解決するための手段】上記目的を達成するた め、本発明の第1の熊様によれば、光電変換を行なう複 数の画素と、前記複数の画素を順次選択して読み出すた めの走査回路を具備する固体撮像装置において、前記走 査回路は複数の回路段が継続接続されて構成され所定の 制御信号の入力に応じて前記複数の回路段の出力をほぼ 同時に所定の論理状態に設定可能なシフトレジスタを備 えたものとし、前記画素は各々少なくとも光信号に応じ た信号電荷を蓄積する受光素子と、該受光素子に蓄積さ れた信号電荷を増幅する増幅素子とを備えたものとし、 かつ前記走査回路のシフトレジスタの複数の回路段の出 力を前記所定の論理状態に設定することによって複数の 画素を選択するとともに、選択した複数の画素において 前記増幅素子をカットオフした状態で前記受光素子の電 荷をリセットすることによりリセット時のラッシュ電流 を低減する。

【0019】このような構成では、前記走査回路のシフ トレジスタによって複数の画素を選択し、かつ選択した 電されていた残存電荷が流れ出して全画素のリセットが 20 複数の画素において前記増幅素子をカットオフした状態 で前記受光素子の電荷をリセットする。したがって、リ セット時に増幅素子にラッシュ電流が流れることはなく なり、多数の画素を有する固体撮像装置における全画素 を同時にリセットしたとしても過大なラッシュ電流が流 れることはなくなる。したがって、固体撮像装置の信頼 性が低下することはなく、しかも固体撮像装置のチップ 内の各部分の電圧がラッシュ電流によって大きな変動を 起こすこともなくなり、固体撮像装置が本来の性能を的 確に発揮できるようになる。

> 【0020】この場合、前記各々の画素は、さらに、前 記受光素子に蓄積された信号電荷を前記増幅素子の制御 電極に転送する転送素子と、前記増幅素子の制御電極の 電荷をリセットするリセット素子とを具備し、前記転送 素子および前記リセット素子を共にオンとして受光素子 の電荷をリセットするものとすることができる。

> 【0021】このような画素構成をとることによって、 リセット時には前記転送素子とリセット素子とを共にオ ンとし、かつリセット素子を介して増幅素子の制御電極 に該増幅素子をカットオフする電圧を加えることによ り、増幅素子をカットオフした状態で、受光素子に蓄積 された電荷を前記転送素子およびリセット素子を介して 放出することが可能になる。

【0022】さらに、前記転送素子およびリセット素子 を共にオンとして受光素子の電荷をリセットする際に、 前記増幅素子にバイアス電圧を印加して前記増幅素子を カットオフ状態に保持するためのバイアス電圧印加手段 を含むよう構成することもできる。

【0023】この場合は、上記バイアス電圧印加手段に よって画素のリセット時に前記増幅素子に対し、前記増 50 幅素子をカットオフ状態にするためのバイアス電圧を印 加することができる。したがって、受光素子および増幅素子の特性をそれぞれ独立に最適のものに設定することができ、増幅素子を完全にカットオフした状態で受光素子の完全空乏化が達成でき、各素子の設計の自由度が増大し、高品質の固体撮像装置が実現できる。

【0024】また、本発明の他の態樣では、行および列 方向に2次元状に配置され各々光信号に応じた信号電荷 を蓄積し増幅する増幅型光電変換手段からなる複数の画 素と、列方向に配列された各画素の出力端子を共通に接 続した各列ライン毎に設けられた定電流回路と、前記画 素を選択駆動する水平及び垂直各走査回路とを有する固 体撮像装置において、前記垂直走査回路は複数の回路段 が継続接続されて構成され所定の制御信号の入力に応じ て前記複数の回路段の出力をほぼ同時に所定の論理状態 に設定可能なシフトレジスタを備えたものとし、前記画 素は各々光信号に応じた信号電荷を蓄積する受光素子と 該受光素子に蓄積された信号電荷を増幅する増幅素子と 前記受光素子に蓄積された信号電荷を前記増幅素子の制 御電極に転送する転送素子と前記増幅素子の制御電極の 電荷をリセットするリセット素子とを具備し、各行の画 素の転送素子の制御電極は共通に対応する行ラインに接 続され各行の行ラインは前記垂直走査回路の対応回路段 に接続されすべての画素のリセット素子の制御電極は共 通にリセット制御信号入力端子に接続され、かつ前記垂 直走査回路のシフトレジスタの複数の回路段の出力を前 記所定の論理状態に設定することによって前記各行ライ ンを介してすべての転送素子をオンとし、かつ前記リセ ット制御信号をすべての画素のリセット素子に加えるこ とによって全画素のリセット素子をオンとし、受光素子 の電荷を転送素子およびリセット素子を介してリセット するとともに、このリセットの際にオンとなったリセッ ト素子を介して増幅素子の制御電極に該増幅素子をカッ トオフ状態とする電圧を印加することにより、リセット 時のラッシュ電流を低減する。

【0025】このような構成に係わる固体撮像装置においては、リセット時には、前記垂直走査回路のシフトレジスタの複数の回路段の出力を所定の論理状態とすることによって各行ラインの全ての転送素子をオンとし、かつ全ての画素のリセット素子をオンとし、受光素子の電荷を転送素子およびリセット素子を介してリセットすることができる。また、このリセットの際にオンとなったリセット素子を介して増幅素子の制御電極に該増幅素子をカットオフ状態とする電圧を印加しておけば、リセット時に増幅素子にラッシュ電流が流れることはなくなり、多数の画素を同時にリセットしても固体撮像装置全体として過大なラッシュ電流が流れることはなくなる。

【0026】本発明のさらに他の態様では、行および列 方向に2次元状に配置され各々光信号に応じた信号電荷 を蓄積し増幅する増幅型光電変換手段からなる複数の画 素と列方向に配列された各画素の出力端子を共通に接続

した各列ライン毎に設けられた定電流回路と前記画素を 選択駆動する水平及び垂直各走査回路とを有する固体撮 像装置において、前記垂直走査回路は複数の回路段が継 続接続されて構成され所定の制御信号の入力に応じて前 記複数の回路段の出力をほぼ同時に所定の論理状態に設 定可能なシフトレジスタを備えたものとし、前記画素は 各々光信号に応じた信号電荷を蓄積する受光素子と該受 光素子に蓄積された信号電荷を増幅する増幅素子と前記 受光素子に蓄積された信号電荷を前記増幅素子の制御電 10 極に転送する転送素子と前記増幅素子の制御電極の電荷 をリセットするリセット素子とを具備し、各行の画素の 転送素子の制御電極は共通に対応する行ラインに接続さ れ各行の行ラインは前記垂直走査回路の対応回路段に接 続されすべての画素のリセット素子の制御電極は共通に リセット制御信号入力端子に接続され、また各列ライン は各列ラインに接続された画素の増幅素子をカットオフ 状態にするために各列ラインを介して増幅素子にバイア ス電圧を印加する手段を備え、かつ前記垂直走査回路の シフトレジスタの複数の回路段の出力を前記所定の論理 状態に設定することによって前記各行ラインを介してす べての転送素子をオンとし、かつ前記リセット制御信号 をすべての画素のリセット素子に加えることによって全 画素のリセット素子をオンとし、受光素子の電荷を転送 素子およびリセット素子を介してリセットするととも に、このリセットの際に前記バイアス電圧印加手段によ って全画素の増幅素子をカットオフ状態とすることによ り、リセット時のラッシュ電流を低減する。

8

【0027】この場合も、垂直走査回路のシフトレジス タの複数の回路段の出力を所定の論理状態に設定するこ とによって各行ラインを介して全ての転送素子をオンと し、かつ前記リセット制御信号によって全ての画素のリ セット素子をオンとすることにより、受光素子の電荷を 転送素子およびリセット素子を介して放出することがで きる。そして、このリセットの際に、前記バイアス電圧 印加手段によって全画素の増幅素子をカットオフ状態と することにより、リセット時のラッシュ電流を低減でき る。前記バイアス電圧印加手段は、画素の増幅素子に他 の素子とは独立に所望の適切なバイアス電圧を印加する ことができるから、画素の各素子の設計の自由度を増大 40 させることができる。すなわち、前記転送素子およびリ セット素子を介して受光素子が完全に空乏化される電圧 を供給することができ、一方前記増幅素子には該増幅素 子を充分にカットオフ状態とするバイアス電圧を独立に 印加することができ、受光素子と増幅素子をそれぞれ所 望の最適の特性を有するよう設計することができる。

#### [0028]

【発明の実施の形態】図1は、本発明に係わる固体撮像 装置の概略の構成を示すブロック図であり、2次元のイメージセンサの例を示している。同図の固体撮像装置 は、複数の画素1を有する画素部3と、垂直走査回路5 と、水平読み出し部7と、水平走査回路9とを備えてい

【0029】画素部3は、それぞれ後に詳細に説明する ように受光用のフォトダイオードおよび増幅素子などを 備えた画素1がマトリクス状に配置されて構成されてい る。垂直走査回路5は、画素部3の1水平ライン(行ラ イン) 分の画素を順次選択するものであり、後に示す構 造のダイナミックシフトレジスタで構成される。水平読 み出し部7は、画素部3から1水平ライン分の画素の電 荷を受け入れ、これを水平走査回路9からの走査パルス に基づき順次出力するものである。水平走査回路9も前 記垂直捜査回路5と同様のダイナミックシフトレジスタ によって構成される。

【0030】垂直走査回路5に入力されている信号 øS TVは垂直スタートパルスであり、ダイナミックシフト レジスタの初期入力データとなる。また垂直走査回路5 には、そのダイナミックシフトレジスタのシフトを行な うための垂直クロックパルス ø C K V および垂直初期化 パルスøINTVが入力される。

【0031】また、水平走査回路9に入力されている信 号 o S T H は水平走査回路 9 を構成するダイナミックシ フト用のクロック信号である。また、水平走査回路9に は必要に応じて該水平走査回路9を構成するダイナミッ クシフトレジスタを初期化するための水平初期化パルス φINTHが入力される。

【0032】図1の固体撮像装置では、例えばスチルビ デオカメラなどに使用された場合、シャッタを押す前に は固体撮像装置は擬似動作をさせておく、すなわち走査 はするが出力信号は使用しない状態としておく。そし て、シャッタが押されたら、垂直走査回路5に10マイ クロ秒程度の一定期間初期化パルスφINTVを加え、 同時にスタートパルス

のSTVをHレベルにすると、擬 似動作中の垂直走査回路5のシフトレジスタの全段が強 制的にプリセット状態になって全画素が選択状態になり 全画素の電荷がリセットできる。

【0033】次に、垂直スタートパルス

のSTVをLレ ベルにして垂直走査回路5をリセット状態とし、かつ水 平走査回路9にも初期化パルスøINTHを加えかつ水 平スタートパルスφSTHをLレベルにして水平走査回 40 路9をリセット状態にした後に、通常動作に戻って各シ フトレジスタのシフト動作を開始する。このとき各画素 は画像情報の蓄積を開始しており、所定の露光時間の経 過後再度初期化パルスøINTV、øINTHをHレベ ル、垂直スタートパルス ø S T V と水平スタートパルス φSTHをLレベルにして各シフトレジスタを強制リセ ットした後に通常の動作に戻って読出し動作を開始する と、所定の時間露光された映像信号を得ることができ

み出し動作は、垂直走査回路5および水平走査回路9の 各初期化パルスφΙΝΤ V およびφΙΝΤΗをそれぞれ 低レベルとした状態で、垂直走査回路5において例えば Vで順次シフトし、画素部3の1水平ライン分の画素を

10

順次選択する。選択された1水平ライン分の各画素のフ ォトダイオードに蓄積されていた電荷は水平読み出し部 7に転送される。次に、水平走査回路9により例えば高 レベルのスタート信号

のSTHをクロック信号

のCKH により順次シフトすることにより、該水平走査回路9に

よって水平読み出し部7に転送された電荷を1画素分だ け順次水平方向に転送し出力端子から外部に読み出す。

【0035】図2は、図1の固体撮像装置の詳細な回路 構成を示す。図2の固体撮像装置において、図1と同じ 部分は同じ参照数字で示されている。すなわち図2の固 体撮像装置も複数の画素1を備えた画素部3と、垂直走 査回路5と、水平読み出し部7と水平走査回路9などに よって構成されている。図2の回路では、説明の簡略化 のため画素部3は3行×3列の画素1から構成されるも 20 のとしている。

【0036】各画素1は受光素子であるフォトダイオー ドPD、接合型電界効果トランジスタ(JFET)から なる増幅素子QA、フォトダイオードPDの電荷を増幅 素子OAのゲートに転送するためのMOSトランジスタ からなる転送用スイッチQT、増幅素子QAのゲート電 極を所定の電圧に設定するためのMOSトランジスタか らなるリセットスイッチQRSTから構成されている。 なお、図面では、各素子に添字がされているが、説明の 簡略化のため同じ種類の素子を代表して表現する場合に 30 は添字は省略することがある。図2に示される各画素1 においては、受光手段であるフォトダイオードPDと増 幅素子QAのゲートが構造上分離されている。

【0037】各画素1の増幅素子QAのうち、垂直方向 に配置された画素の増幅素子QAのソースは各列の列ラ インLV(LV1 $\sim$ LV3)を介してそれぞれの列の定 電流源CSVに接続されている。各定電流源CSVは増 幅素子OAをソースフォロアとして動作させたときの負 荷となる。各定電流源CSVの他端は共通に所定の電源 VEEに接続されている。

【0038】各画素1のフォトダイオードPDのカソー ドは共通に所定の電源VDDに接続され、アノードは転 送用スイッチOTのソースに接続されている。転送用ス イッチQTのドレインは増幅素子QAのゲートおよびリ セットスイッチORSTのソースに接続されている。各 増幅素子QAのソースは列ごとに共通にそれぞれの列ラ インLV(LV1~LV3)に接続されている。各転送 用スイッチQTのゲートは行ごとに共通に垂直走査回路 5に接続され第1の垂直走査信号 φ T R を受けるよう構 成されている。各行の垂直走査信号のTR1~のTR3 【0034】なお、図1の固体撮像装置では、通常の読 50 は垂直走査回路5のそれぞれの回路段の出力に接続され ている。リセットスイッチQRSTのゲートは全画素共通に制御信号 $\phi$ PGに接続され、ドレインは水平方向に共通に垂直走査回路5に接続されてそれぞれの行ごとに第2の垂直走査信号 $\phi$ RDが供給されるよう構成されている。各増幅素子QAのドレインは共通に前記フォトダイオードPDのアノードと同じ電源VDDに接続されている。

【0039】なお、垂直走査回路5の各回路段の出力は、それぞれ異なった電圧レベルの第1および第2の垂直走査信号 φ T R および φ R D を供給するため、例えば、シフトレジスタの各回路段の出力にそれぞれ所定の電圧シフト回路を接続して構成することもできる。

【0040】水平読み出し部7は、各列ごとに読み出しゲートトランジスタQTC、容量CTおよび水平読み出し用のスイッチ素子QHで構成される。各列ラインLVの上端は読み出しゲートトランジスタQTCのドレインに接続され、該読み出しゲートトランジスタQTCのソースはそれぞれの列の水平読み出し用スイッチ素子QHのドレイン、および容量CTに接続されている。容量CTの他端は接地されている。全ての読み出しゲートトランジスタQTCのゲートは共通に接続され転送パルスφTが供給できるよう構成されている。また、水平読み出し用スイッチ素子QHのゲートは各列ごとに水平走査回路9のシフトレジスタの各回路段の出力に接続されている。さらに、水平読み出し用スイッチ素子QHのソースは共通に水平出力線HOUTを介してビデオ出力端子に接続されている。

【0041】以上のような構成を有する固体撮像装置において画素のリセットは次のように行なう。すなわち、垂直走査回路5の初期化パルス $\phi$ INTVおよびスター 30トパルス $\phi$ STVを共にハイにして垂直走査回路5の全回路段をプリセットして全画素の選択状態とする。これによって、全回路段の第1の垂直走査信号 $\phi$ TR( $\phi$ TR $1\sim\phi$ TR3)を全て同時にハイにして全画素の転送用スイッチQTをオンとする。また、全画素共通のリセット制御信号 $\phi$ PGを加えて全画素のリセットスイッチQRSTをオンにする。

【0042】このとき第2の垂直走査信号 $\phi$ RD( $\phi$ RD1 $\sim$  $\phi$ RD3)の電圧は各画素の増幅素子QAを構成するJFETがカットオフする電圧VGLとする。

【0043】このようにすると、各画素のフォトダイオードPDに蓄積されていた残留電荷は、転送素子QTとリセット素子QRSTを通じて排出され、フォトダイオードPDは完全空乏化されてリセットされる。そして、この場合増幅素子QAのゲート電圧は前述のようにVGLでありしたがって該増幅素子QAはカットオフしているので、該増幅素子QAには電流が流れない。すなわち、フォトダイオードPDに流れる電流が増幅素子QAによって増幅されて増幅された電流が流れることはない。このため、各画素のラッシュ電流がきわめて小さく

12

なり、固体撮像装置全体として過大なラッシュ電流が流れることはなくなる。

【0044】なお、図2の固体撮像装置において信号の 読み出しを行なう場合は、垂直走査回路5の初期化パル ス $\phi$ INTVをローレベルとし、スタートパルス $\phi$ ST Vをハイにすると共にクロック信号 φ C K V を加えて垂 直走査回路5のシフト動作を行なわせる。これによっ て、各行の画素を順次選択し、選択された画素に蓄積さ れている信号を垂直読み出し線LVに出力する。そし 10 て、各列ラインに接続された読み出しゲートトランジス タOTCを転送パルス ø Tによってオンとし信号の読み 出し電荷をそれぞれの列の容量CTに充電する。また、 水平走査回路9においても、初期化パルス

の INTHを ローレベル、スタートパルス ø S T Hをハイレベルとし かつクロック信号

のCKHを加えることによりシフト動 作を行なわせる。これによって、各列の水平読み出し用 スイッチ素子OHが順次オンとされて各列の読み出し信 号が水平出力ラインHOUTに供給されビデオ出力端子 から外部に出力される。

【0045】また、このような信号の読み出しを行なう 場合には、リセット制御信号 o P G により全画素のリセ ット素子ORSTをオンにする。そして、選択された行 に対しては第2の垂直走査信号 øRDの電圧を各画素の 増幅素子OAがオンになって活性化する電圧VGHと し、非選択画素に対しては増幅素子QAがカットオフす る前記電圧VGLとする。この状態で、前記制御信号の PGをオフにしても増幅素子QAのゲート浮遊容量によ り該増幅素子〇Aのゲート電圧は同じ値に保持される。 したがって、リセット制御信号φPGにより全画素のリ セット素子QRSTをオフにした後に、第1の垂直走査 信号 ø T R により選択された行の画素の転送素子をオン にする。これによって、フォトダイオードPDに蓄積さ れていた信号電荷が増幅素子QAのゲートに転送され該 増幅素子QAのゲート電圧が信号に対応して変化する。 この電圧を増幅素子OAをソースフォロアとして動作さ せて列ラインLVに出力し、前述のように水平走査回路 9を走査して順次外部に読み出す。

【0046】図3は、本発明に係わる固体撮像装置の水平走査回路および垂直走査回路に使用可能なダイナミックシフトレジスタの構成を示す。図3のダイナミックシフトレジスタは、CMOSプロセスを使用して作成され、クロックパルスによって順次活性化されるいわゆるクロックドインバータを使用した例を示している。

【0047】図30ダイナミックシフトレジスタにおいては、例えば正の電源電圧 $V_{DD}$  と負の電源電圧 $V_{SS}$  との間に直列接続された2個のPMOSトランジスタP1およびP2と2個のNMOSトランジスタN2およびN1とによって1段のクロックドインバータを構成している。PMOSトランジスタP3, P4およびNMOSトランジスタN4. N3が2段目のクロックドインバー

タを構成し、PMOSトランジスタP5, P6と2個のNMOSトランジスタN6, N5とが3段目のクロックドインバータを構成し、2個のPMOSトランジスタP7, P8と2個のNMOSトランジスタN8とN7とが4段目のクロックドインバータを構成し、以下同様である。

【0048】各回路段のクロックドインバータにおいて中央に位置するPMOSトランジスタとNMOSトランジスタ、例えば1段目ではP2とN2、2段目ではP4とN4、3段目ではP6とN6、4段目ではP8とN8、はそれぞれCMOSインバータを構成している。各CMOSインバータと電源 $V_{DD}$  および $V_{SS}$  との間に接続されたトランジスタはこれらのCMOSインバータを活性化させるための制御用トランジスタである。

【0049】これらの制御用トランジスタのうちPMOSトランジスタP1、P5、…のゲートは内部クロック信号線CP1に接続され、PMOSトランジスタP3、P7、…のゲートは内部クロック信号線CP2に接続されている。また、他の導電形の制御用トランジスタ、すなわちNMOSトランジスタN1、N5、…のゲートは20内部クロック信号線CN1に接続され、NMOSトランジスタN3、N7、…のゲートは他の内部クロック信号線CN2に接続されている。

【0050】また、1段目のCMOSインバータを構成する各トランジスタP2およびN2のゲートにはスタートパルスφSTが供給される。1段目のCMOSインバータの出力は2段目のCMOSインバータの入力、すなわちトランジスタP4およびトランジスタN4のゲートに接続され、2段目のCMOSインバータの出力は3段目のCMOSインバータの出力に接続され、3段目のCMOSインバータの出力は4段目のCMOSインバータの入力に順次接続されている。

【0051】図3のダイナミックシフトレジスタはさらに、同時活性化回路を構成するインバータINV2、ORゲートOR1、OR2を備え、さらに2個のインバータINV3、INV4を備えている。ORゲートOR1 およびOR2のそれぞれの一方の入力には初期化パルス  $\phi$  INTが供給される。ORゲートOR1の他方の入力はクロックパルス $\phi$  CKが供給され、他のORゲートOR2の他方の入力はクロックパルス $\phi$  CKをインバータINV2で反転した信号が供給される。ORゲートOR1の出力は前記内部クロック信号線CN2に接続され、かつインバータINV4を介して内部クロック信号線CP2に接続されている。ORゲートOR2の出力は内部クロック信号線CN1に接続され、かつインバータINV3を介して内部クロック信号線CP1に接続されている。

【0052】以上のような構成を有するダイナミックシフトレジスタにおいては、初期化パルスφINTがロー (L) レベルの場合はORゲートOR1の出力にはクロ 50 14

ックパルスφ C Kが発生し、O R ゲートO R 2 の出力にはクロックパルスφ C Kを反転したクロックパルスが供給される。したがって、クロックパルスφ C Kがハイ(H)レベルのときは、内部クロック信号線 C N 2 がHレベル、内部クロック信号線 C P 2 が L レベルとなり、トランジスタ P 3, P 7, …および N 3, N 7, …がオンとなる。これに対し、クロック信号φ C K が L レベルの場合は、O R ゲートO R 2 の出力が H レベルとなりトランジスタ P 1, P 5, …および N 1, N 5, …がオンとなる。したがって、クロック信号φ C K によって各回路段の第1のインバータと第2のインバータとが交互に活性化され、スタートパルスφ S T が順次後続の回路段へとシフトされる。

【0053】これに対し、初期化パルス $\phi$ INTをHレベルにすると、クロックパルス $\phi$ CKのレベル如何にかかわらず、ORゲートOR1およびOR2の出力は共にHレベルとなる。したがって、内部クロック信号線CN1,CN2は共にHレベルとなり、内部クロック信号線CP1,CP2は共にLレベルとなる。このため、全てのクロックドインバータの制御用トランジスタP1,P3,P5,P7,…およびN1,N3,N5,N7,…が同時にオンとなる。すなわち、全てのクロックドインバータが同時に活性化される。

[0054] これによって、クロックパルス $\phi$  C K とは 無関係に入力信号 ø S T が各インバータで反転されて高 速度で後段の回路に伝達される。したがってスタートパ 1. S 2. …も全て L レベルとなり、スタートパルス o STをHレベルとすれば全ての回路段の出力S1、S 2, …はHレベルとなる。すなわち、ほぼ瞬時的に全回 路段あるいは所望の回路段までの出力をセットあるいは プリセットすることができる。また、回路は全て活性状 態にあるから、リセットまたはプリセット状態を安定し て長時間継続することも可能である。なお、通常の固体 撮像装置に使用されるクロックドインバータの遅延時間 は、通常数ナノ秒以下であり、仮にクロックドインバー タが1000段あったとしても入力段から最終段まで数 マイクロ秒以下でデータの伝達が可能であり、ほぼ瞬時 に各回路段のリセットあるいはプリセットを行なうこと 40 ができる。

【0055】図4は、本発明の固体撮像装置に使用できるダイナミックシフトレジスタの他の構成例を示す。図4のダイナミックシフトレジスタは、各回路段ごとに2個のCMOSインバータを備えている。すなわち、第1の回路段はPMOSトランジスタP11とNMOSトランジスタN11からなる第1のCMOSインバータと、PMOSトランジスタP12およびNMOSトランジスタN12からなる第2のCMOSインバータとを有している。第2の回路段は、PMOSトランジスタP13およびNMOSトランジスタN13からなる第1のCMO

スφSTが、周知のごとく、順次後続の回路段へと伝達 されシフト動作が行なわれる。

16

Sインバータと、PMOSトランジスタP14およびN MOSトランジスタN14からなる第2のCMOSイン バータとを備えており、以下同様である。各インバータ は伝達ゲートを介して順次縦続接続されている。すなわ ち、トランジスタP11およびN11からなるインバー タの出力は第1の伝達ゲートT1を介してトランジスタ P12およびN12からなるインバータの入力に接続さ れており、トランジスタP12、N12からなるインバ ータの出力は第2の伝達ゲートT2を介してトランジス タP13. N13からなるインバータの入力に接続され 10 ており、トランジスタP13. N13からなるインバー タの出力は第3の伝達ゲートT3を介してトランジスタ P14、N14からなるインバータの入力に接続され、 以下同様である。

【0060】これに対し、初期化パルスφINTがHレ ベルの場合は、ORゲートOR1,OR2の出力は共 に、クロックパルス ø C K のレベルにかかわらず、H レ ベルとなる。このため、内部クロック信号線CN1, C N2は共にHレベル、内部クロック信号線CP1, CP 2は共にLレベルとなり、全ての伝達ゲートT1, T 2, T3, T4, …が導通する。すなわち、全ての回路 段のインバータが直接縦続接続されることになる。した がって、スタートパルス

o S Tが順次反転されながら各 インバータによって直接伝達される。したがって、図4 の回路においても各回路段を瞬時にリセットあるいはプ リセットすることが可能になる。

【0056】伝達ゲートT1, T3, …のPMOSトラ ンジスタ側のゲートは内部クロック信号線CP1に接続 され、NMOSトランジスタのゲートは内部クロック信 号線CN1に接続されている。また、伝達ゲートT2, T4、…のPMOSトランジスタのゲートは内部クロッ ク線CP2に接続され、NMOSトランジスタのゲート は内部クロック信号線CN2に接続されている。

【0061】なお、上述の説明においては、ダイナミッ クシフトレジスタとして2種類のものにつき説明した が、本発明には種々の形式のダイナミックシフトレジス タを使用できることは明らかである。すなわち、各回路 段が2段1組のダイナミック形インバータ回路で構成さ 20 れており、片方が実質的に活性状態のとき、他方は実質 的に不活性状態として入力信号を順次後続の回路段に伝 達する形式のダイナミックシフトレジスタであれば本発 明は適用できる。これらの場合、2段1組のダイナミッ ク形インバータを同時に活性化し、複数回路段にわたり 入力信号を直接後続の回路段に伝達し、リセットやプリ セットを強制的に瞬時に行なわせることができる。

【0057】図4のダイナミックシフトレジスタは、図 3のものと同様に、インバータINV2、ORゲートO R1. OR2からなる同時活性化回路を備えており、ま たORゲートOR1, OR2の出力をそれぞれ反転して 内部クロック信号線CP2.CP1に供給するインバー タINV4, INV3を備えている。ORゲートOR 1. OR2の出力はまた内部クロック信号線CN2, C N1に接続されている。

【0062】次に、図5は、本発明の別の実施態樣に係 わる固体撮像装置の回路構成を示す。図5においても前 記図1と同じ部分は同じ参照数字で示されている。ま 【0058】図4のダイナミックシフトレジスタにおい 30 た、図5の固体撮像装置では、前記図2の固体撮像装置 における各列ラインLV1、LV2、LV3がそれぞれ プルアップ用のMOSトランジスタなどで構成されるス イッチ素子QPU1, QPU2, QPU3を介して所定 のバイアス電圧VPUに接続されている。各スイッチ素 子OPU1、OPU2、OPU3のゲートは共通に接続 され所定の制御信号 ø P Uが供給できるよう構成されて いる。また、バイアス電圧VPUは増幅素子OAのゲー トが増幅素子QAの読み出し電圧VGHであっても該増 幅素子QAがカットオフする電圧とされる。その他の部 40 分は図2の回路と同じであり、同じ部分には同じ参照数 字および参照符号が付されている。

ては、初期化パルスøINTがLレベルの場合には、O RゲートOR1およびOR2の出力はそれぞれクロック パルスφCKおよび該クロックパルスφCKを反転した 反転クロックパルスが出力される。これらのクロックパ 部クロック信号線CN2およびCN1に供給される。ま た、ORゲートOR1、OR2からそれぞれ出力される クロックパルス。CKおよびその反転クロックパルスが それぞれさらにインバータ INV4, INV3によって 反転されてそれぞれ内部クロック信号線 С Р 2 , С Р 1 に供給される。すなわち内部クロック信号線CP2には クロック信号

のCKを反転したクロックパルスが、内部 クロック信号線CP1にはクロックパルスφCKが供給 される。

【0063】図5の固体撮像装置において画素のリセッ トを行なう場合には、図2の場合と同様に、垂直走査回 路5の全段をプリセットし、第1の垂直走査回路 øTR 1~TR3を全画素の転送用スイッチQTに加えて該転 送用スイッチQTをオンとする。また制御信号 φPGを 加えて全画素のリセットスイッチQRSTをオンにす る。このとき、第2の垂直走査信号  $\phi$  R D 1  $\sim$   $\phi$  R D 3 の電圧は各画素部の増幅素子〇Aの読み出し電圧VGH とする。

[0059] したがって、クロックパルス $\phi$  C K が H レ ベルの場合は、伝達ゲートT2, T4, …が導通し、ク ロックパルスøCKがLレベルの場合は伝達ゲートT T3, …が導通する。すなわちクロック信号 φ C K によって伝達ゲートT1、T2、T3、T4、…が交互 に導通、非導通とされる。これによって、スタートパル 50

[0067]

17

【0064】さらに、このとき、制御信号

のPUにより 各列のプルアップ用スイッチ素子QPUをオンとして各 列ラインLV1~LV3を前記バイアス電圧VPUにバ イアスする。このバイアス電圧VPUは、前述のよう に、増幅素子QAのゲートが読み出し電圧VGHであっ ても増幅素子OAがカットオフする電圧とする。これに よって、増幅素子QAをカットオフした状態でフォトダ イオードPDの残留電荷を転送素子QTおよびリセット 素子ORSTを介して放出し、画素のリセットが行なわ れる。そして、この場合フォトダイオードPDは増幅素 子OAの読み出し電圧VGHに逆バイアスされた状態に リセットされる。しかしながら、プルアップ用のスイッ チ素子QPUによって、各増幅素子QAのソース電圧が 前記バイアス電圧VPUになっており、増幅素子QAに は電流が流れない。すなわち、リセット時の過大なラッ シュ電流が防止できる。なお、信号の読み出しを行なう 場合は、プルアップ用のスイッチ素子OPUをカットオ フとした状態で前記図2の固体撮像装置の場合と同様に 行なう。

【0065】上記図2および図5の固体撮像装置におい 20 て、各画素の受光素子の特性としては、リセット時に完全空乏化されるよう構成することが望ましい。しかしながら、そのような受光素子を構成するよう製造プロセス条件を設定すると、増幅素子QAを構成するJFETの特性が充分でない場合があり、逆にJFETの特性を重視すると受光素子の完全空乏化が達成できないことがある。したがって、受光素子のフォトダイオードと増幅素子のJFET特性が共に所望の特性に両立できる場合には、前記図2の構成とするのが望ましく、両立が困難または不可能な場合には図5の構成とするのが望ましい。 30

#### [0066]

【発明の効果】以上のように、本発明によれば、固体撮像装置において、リセットを行なう場合に各画素の増幅素子をカットオフした状態で受光素子のリセットを行なうよう構成したから、多数の画素を含む固体撮像装置におい全画素を同時にリセットする場合にも過大なラッシュ電流が発生することを防止できる。したがって、ラッシュ電流による固体撮像装置の信頼性の低下が防止できると共に、ラッシュ電流によるチップ内各部の電圧変動によって固体撮像装置に悪影響を与えることが防止され、固体撮像装置が本来の性能を発揮することが可能になる。このような固体撮像装置は、例えばシャッタを切った瞬間に全画素同時リセットが必要な電子スチルカメ

18

#### 【図面の簡単な説明】

【図1】本発明に係わる固体撮像素子の概略の構成を示すブロック図である。

ラなどに使用して好結果を得ることができる。

【図2】本発明の第1の実施形態に係わる固体撮像装置の詳細な構成を示す電気回路図である。

【図3】本発明に係わる固体撮像装置の走査回路に使用 可能なシフトレジスタの構成を示す電気回路図である。

【図4】本発明に係わる固体撮像素子の走査回路に使用可能なシフトレジスタの他の構成を示す電気回路図である。

【図5】本発明の第2の実施形態に係わる固体撮像素子の詳細な構成を示す電気回路図である。

【図6】従来の固体撮像装置の構成を示す電気回路図である。

#### 【符号の説明】

- 30 1 画素
  - 3 画素部
  - 5 垂直走査回路(VSR)
  - 7 水平読み出し部
  - 9 水平走査回路(HSR)

PD11, …, PD33 フォトダイオード

QT11, …, QT33 転送素子

QA11, …, QA33 增幅素子

QRST11, …, QRST33 リセット素子

CSV1, …, CSV3 定電流源

QTC1, …, QTC3 読み出しゲートトランジスタ CT1, …, CT3 蓄積用容量

QH1、…、QH3 水平読み出し用スイッチ素子

QPU1, …, QPU3 プルアップ用スイッチ素子

